


EXAMEN Y SOLUCIONES

P1.- Dada la función lógica de $F(ABCD)$ implementada en el decodificador de la figura, se pide su representación como suma de *minterms* y su implementación utilizando un multiplexor 4-1 (MUX 4-1).

Se facilitan los esquemas adjuntos para la respuesta del problema y la hoja posterior como hoja donde realizar el desarrollo del problema. Esta hoja "de sucio" no se califica y sólo sirve para poder aclarar la respuesta si el profesor lo considera necesario.

Utilizar **obligatoriamente** las variables de mayor peso A y B como variables de control en el MUX 4-1.



SOLUCION:

El valor de la función como suma de *minterms* es:

$$F = \Sigma (0,1,2,4,5,7,9,11,12,13,15)$$

La implementación de la función F utilizando un MUX 4-1 es:


CD AB\	00	01	11	10
00	1	1		1
01	1	1	1	
11	1	1	1	
10		1	1	

$$F = /A/C + B/C + BD + AD + /A/B/D$$

$$F = /A/C + B/C + BD + AD + /A/B/D$$

$$F = /AB/C + /A/B/C + AB/C + /AB/C + ABD + /ABD + ABD + A/BD + /A/B/D$$

$$F = AB (/C+D) + A/B D + /AB (/C+D) + /A/B (/C+D)$$



ESTRUCTURA Y TECNOLOGIA DE COMPUTADORES. 28 - MARZO - 2007

P2.- Diseñar un contador síncrono que recorra la secuencia de estados definidos por un código Gray de 3 bits (000 – 001 – 011 – 010 – 110 – 111 – 101 – 100). Se empleará un *flip-flop* distinto para cada bit de estado del contador, así Q_2 se implementará con un FF de tipo J-K, Q_1 con un FF de tipo T, y Q_0 con un FF de tipo D.

Se pide hallar la tabla de transiciones y las ecuaciones de excitación del sistema.

Nota: Se facilitan los esquemas y tablas adjuntas para la respuesta del problema y la hoja posterior como hoja donde realizar el desarrollo del problema. Esta hoja “de sucio” no se califica y sólo sirve para poder aclarar la respuesta si el profesor lo considera necesario.

SOLUCION

TABLA DE TRANSICION:

ESTADO ACTUAL				ESTADO SIGUIENTE							
Estado	Q2	Q1	Q0	Estado	Q2	Q1	Q0	J2	K2	T1	D0
S0	0	0	0	S1	0	0	1	0	X	0	1
S1	0	0	1	S3	0	1	1	0	X	1	1
S2	0	1	0	S6	1	1	0	1	X	0	0
S3	0	1	1	S2	0	1	0	0	X	0	0
S4	1	0	0	S0	0	0	0	X	1	0	0
S5	1	0	1	S4	1	0	0	X	0	0	0
S6	1	1	0	S7	1	1	1	X	0	0	1
S7	1	1	1	S5	1	0	1	X	0	1	1

TABLAS DE KARNAUGH

J ₂	Q ₀	
Q ₂ Q ₁	0	1
00	0	0
01	1	0
11	X	X
10	X	X

K ₂	Q ₀	
Q ₂ Q ₁	0	1
00	X	X
01	X	X
11	0	0
10	1	0

T ₁	Q ₀	
Q ₂ Q ₁	0	1
00	0	1
01	0	0
11	0	1
10	0	0

D ₀	Q ₀	
Q ₂ Q ₁	0	1
00	1	1
01	0	0
11	1	1
10	0	0

ECUACIONES DE EXCITACION

$$J_2 = Q_1/Q_0$$

$$K_2 = /Q_1/Q_0$$

$$T_1 = /Q_2/Q_1Q_0 + Q_2Q_1Q_0$$

$$D_0 = /Q_2/Q_1 + Q_2Q_1$$


P3.- Diseñar un autómata de Moore que posea dos entradas y una salida sincronizadas con el reloj del circuito, y cuya salida se ponga a nivel lógico "1" durante el ciclo n si se cumple una de las dos condiciones siguientes:

- 1.- Las dos entradas están a nivel "1" durante el ciclo n-1
- 2.- Sólo una de las entradas está a nivel "0" durante el ciclo n-2 pero no en el ciclo n-1.

Ejemplo:

X_1	0	1	1	0	1	0	1	1	0
X_2	1	1	0	0	1	1	0	1	0
Z	0	0	1	0	1	1	0	0	1

La nomenclatura a seguir es:



Realizar el diagrama de estados utilizando los estados necesarios del diagrama adjunto, añadiendo más si fuera necesario o dejando en blanco los que no se necesiten.

SOLUCION

